崗位職責(zé)：

1)使用仿真驗(yàn)證工具進(jìn)行FPGA設(shè)計(jì)驗(yàn)證工作；

2)進(jìn)行FPGA設(shè)計(jì)的靜態(tài)時(shí)序分析、編碼規(guī)則檢查、邏輯等效驗(yàn)證、跨時(shí)鐘域分析；

3)協(xié)助制定驗(yàn)證大綱，編寫驗(yàn)證測(cè)試激勵(lì)、編寫完成驗(yàn)證工作的相關(guān)文檔；

4)搭建驗(yàn)證環(huán)境，編寫并執(zhí)行測(cè)試用例。

任職要求：

1)熟練掌握Verilog/SystemVerilog/VHDL/Tcl等語言，熟練掌握Modelsim、Vivado和ISE等EDA工具；

2)集成電路/電子/通訊/計(jì)算機(jī)/自動(dòng)化控制相關(guān)專業(yè)，具有3-5年FPGA驗(yàn)證經(jīng)驗(yàn)者優(yōu)先；

3)具有良好的發(fā)現(xiàn)問題和解決問題的能力，具有良好的文檔書寫能力；

4)具有良好的溝通能力，團(tuán)隊(duì)協(xié)作能力，對(duì)待事情認(rèn)真負(fù)責(zé)專注。